

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-076009

(43)Date of publication of application : 14.03.2000

(51)Int.Cl. G06F 3/033  
 G02F 1/133  
 G02F 1/136  
 G06F 3/03

(21)Application number : 10-243313

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 28.08.1998


(72)Inventor : UMEZAKI MITSUMASA  
 MORITA TAKESHI  
 OZURU SHOSUKE  
 YAMAMOTO TAKU

## (54) LIQUID CRYSTAL DISPLAY ENABLE MAGNETIC FLUX DETECTION DIGITIZER AND PRODUCTION THEREOF

## (57)Abstract:

PROBLEM TO BE SOLVED: To realize an integrated tablet in which a liquid crystal display(LCD) panel and a magnetic flux detection type digitizer are fabricated on a same substrate.

SOLUTION: Since a semiconductor layer  $H_{ij}$  of an LCD part and a semiconductor layer  $L_{ij}$  of a magnetic flux detecting part, a gate line  $G_{ij}$  of the LCD part and a detecting gate line  $K_{ij}$  of the magnetic flux detecting part and a source line  $S_{ij}$  and drain line  $D_{ij}$  of the LCD part and input lines  $P_{ij}$ , output line  $J_{ij}$  and drain line  $E_{ij}$  of the magnetic flux detecting part are respectively formed on a same substrate 101 by a same process, only by adding a process for forming a magnetic resistor  $MR_{ij}$  and a process for opening a through hole for connecting the magnetic resistor  $MR_{ij}$ , the output line  $J_{ij}$  and the drain line  $E_{ij}$  on a protecting film 105 against a conventional process for preparing a liquid crystal cell, the integrated tablet can be easily realized.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

BEST AVAILABLE COPY

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-76009

(P2000-76009A)

(43)公開日 平成12年3月14日 (2000.3.14)

(51)Int.CI\*

G 06 F 3/033  
G 02 F 1/133  
1/136  
G 06 F 3/03

識別記号

3 5 0  
5 3 0  
5 0 0  
3 2 5

F 1

G 06 F 3/033  
G 02 F 1/133  
1/136  
G 06 F 3/03ターマコード(参考)  
2 H 0 9 2  
2 H 0 9 3  
5 B 0 6 8  
5 B 0 8 7

審査請求 未請求 請求項の数10 O L (全 12 頁)

(21)出願番号

特願平10-243313

(71)出版人 000006013

三菱電機株式会社

(22)出願日

平成10年8月28日(1998.8.28)

東京都千代田区丸の内二丁目2番3号

(72)発明者

梅崎 光政

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(72)発明者

森田 誠

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(74)代理人

100089233

弁理士 吉田 茂明 (外2名)



最終頁に続く

(54)【発明の名称】 液晶表示可能な磁束検知デジタイザ及びその製造方法

(57)【要約】

【課題】 液晶表示パネルと磁束検知型のデジタイザとを同一基板において作り込む、一体型のタブレットを実現する。

【解決手段】 同一の基板101上に、液晶表示部分の半導体層H1jと磁束検知部分の半導体層L1jとが、液晶表示部分のゲート線G1jと磁束検知部分の検知ゲート線K1jとが、液晶表示部分のソース線S1j、ドレイン線D1jと磁束検知部分の入力線P1j、出力線J1j、ドレイン線E1jとが、それぞれ同じ工程で形成されるので、従来の液晶セルを作成する工程に対し、磁気抵抗素子MR1jと出力線J1j、ドレイン線E1jとを接続するための貫通孔を保護膜105に穿孔する工程とを追加するだけで、一体型のタブレットを容易に実現することができる。



【特許請求の範囲】

【請求項 1】 マトリックス状に配置された液晶表示用トランジスタと、前記液晶表示用トランジスタに対応して設けられた検知用トランジスタと、前記検知用トランジスタに接続された磁束応答型磁気検知素子とを備える、液晶表示可能な磁束検知デジタイザ。

【請求項 2】 前記検知用トランジスタと前記液晶表示用トランジスタとは、同一の基板において設けられる、諸求項 1記載の液晶表示可能な磁束検知デジタイザ。

【請求項 3】 前記検知用トランジスタはその制御電極と、一対の電流電極の一方とが短絡される、諸求項 2記載の液晶表示可能な磁束検知デジタイザ。

【請求項 4】 前記液晶表示用トランジスタに接続された液晶表示用電極を更に備える、前記液晶表示用電極と前記磁束応答型磁気検知素子は前記液晶表示用電極に関して、前記検知用トランジスタ側に設けられる、諸求項 2記載の液晶表示可能な磁束検知デジタイザ。

【請求項 5】 前記検知用トランジスタは、前記液晶表示用トランジスタが設けられた第1の基板と共に、前記液晶表示用トランジスタが駆動する液晶を接する第2の基板において設けられ、前記検知用トランジスタの制御電極に接続される第1の配線と、

前記検知用トランジスタの一対の電流電極の一方に接続される第2の配線と前記第1及び第2の配線の上方において相互の境界が存在する複数の液晶表示用のカラーフィルターとのいずれをも前記第2の基板に更に備える、諸求項 1記載の液晶表示可能な磁束検知デジタイザ。

【請求項 6】 (a) 基板上に液晶表示用トランジスタと、検知用トランジスタとを一齊に形成する工程と、(b) 前記液晶表示用トランジスタに接続される一対の配線と、前記検知用トランジスタに接続される一対の配線とを一齊に形成する工程と、

(c) 前記液晶表示用トランジスタと、前記検知用トランジスタとを複数個形成する工程と、

(d) 前記液晶表示用トランジスタに接続される電極を前記第1の保護膜上に形成する工程と、

(e) 前記検知用トランジスタに接続される磁束応答型磁気検知素子を形成する工程とを備える、液晶表示可能な磁束検知デジタイザの製造方法。

【請求項 7】 前記工程 (e) は前記工程 (c) に先行し、前記第1の保護膜は前記磁束応答型磁気検知素子をも複数個形成され、前記工程 (c) は (c-1) 前記第1の保護膜をアニールする工程を有する、諸求項 6記載の液晶表示可能な磁束検知デジタイザの製造方法。

【請求項 8】 前記工程 (e) は前記工程 (c) に後行し、前記磁束応答型磁気検知素子は前記第1の保護膜よりも上方に形成され、前記工程 (c) は (c-1) 前記第1の保護膜をアニールする工程を有する、諸求項 6記

載の液晶表示可能な磁束検知デジタイザの製造方法。

【請求項 9】 (f) 前記工程 (d) と前記工程 (e) の間に実行され、前記第1の保護膜及び前記電極を複数個形成する工程を更に備え、前記工程 (c) は (c-2) 前記第1の保護膜の表面を粗面化する工程を更に有し、前記磁束応答型磁気検知素子は前記第2の保護膜上に形成される、諸求項 8記載の液晶表示可能な磁束検知デジタイザの製造方法。

【請求項 10】 (a) 一対の配線と、前記一対の配線の間に接続された検知用トランジスタ及び磁束応答型磁気検知素子とを、基板上に形成する工程と、

(b) 前記検知用トランジスタ及び前記磁束応答型磁気検知素子を複数個形成する工程とを備える、液晶表示用のカラーフィルターを形成する工程とを備える、液晶表示可能な磁束検知デジタイザの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は磁束を検知して位置を特定するデジタイザ技術に関し、特に液晶表示パネルに適用可能な技術に関する。

【0002】

【従来の技術】 近年の情報機器の多様化、手書き認識技術の進歩に伴い、タブレットと呼ばれるペン入力パネルが従来から提案されている。そして例えば磁束を検知して位置を特定する技術が特開平7-152474号公報、特開平7-301666号公報等に紹介されている。これらは磁気抵抗素子の複数の配列に対して永久磁石など、ペン入力パネルとの間を接続するコードを不要とする入力ペンを採用できる点で、操作が容易なデジタイザを実現する。

【0003】

【発明が解決しようとする課題】 一方、近年では表示機能を有するパネルとペン入力パネルと兼用されるタイプが開発されており、従来から各種方式のタブレットと、表示パネルとを単に重ね合わせた、いわゆる「ハイブリッド方式」が採用されている。しかし、上記のデジタイザを単に表示機能を有するパネル（例えば液晶表示パネル）の上に貼り付けると、コストの上昇を招くという問題がある。

【0004】 そこで本発明は、液晶表示パネルと磁束検知型のデジタイザとを同一基板において作り込む、一体型のタブレットを実現する技術を提供する。

【0005】

【課題を解決するための手段】 この発明のうち諸求項 1にかかるものは、マトリックス状に配置された液晶表示用トランジスタと、前記液晶表示用トランジスタに対応して設けられた検知用トランジスタと、前記検知用トランジスタに接続された磁束応答型磁気検知素子とを備える、液晶表示可能な磁束検知デジタイザである。

【0006】この発明のうち諸求項2にかかるものは、諸求項1記載の液晶表示可能な磁束検知デジタイザであって、前記検知用トランジスタと前記液晶表示用トランジスタとは、同一の基板において設けられる。

【0007】この発明のうち諸求項3にかかるものは、諸求項2記載の液晶表示可能な磁束検知デジタイザであって、前記検知用トランジスタはその制御電極と、一对の電流電極の一方とが短絡される。

【0008】この発明のうち諸求項4にかかるものは、諸求項2記載の液晶表示可能な磁束検知デジタイザであって、前記検知用トランジスタに接続された液晶表示用電極を更に備える。そして、前記磁束応答型磁気検知素子は前記液晶表示用電極に関して、前記検知用トランジスタ側に設けられる。

【0009】この発明のうち諸求項5にかかるものは、諸求項1記載の液晶表示可能な磁束検知デジタイザであって、前記検知用トランジスタは、前記液晶表示用トランジスタが駆動する液晶を挟む第2の基板において設けられ、前記検知用トランジスタの制御電極に接続される第1の配線と、前記検知用トランジスタの一对の電流電極の一方に接続される第2の配線と前記第1及び第2の配線の上方において相互の境界が存在する複数の液晶表示用のカラーフィルターとのいずれをも前記第2の基板に更に備える。

【0010】この発明のうち諸求項6にかかるものは、(a)基板上に液晶表示用トランジスタと、検知用トランジスタとを一齊に形成する工程と、(b)前記液晶表示用トランジスタに接続される一对の配線と、前記検知用トランジスタに接続される一对の配線とを一齊に形成する工程と、(c)前記液晶表示用トランジスタと、前記検知用トランジスタとを覆う第1の保護膜を形成する工程と、(d)前記液晶表示用トランジスタに接続される電極を前記第1の保護膜上に形成する工程と、(e)前記検知用トランジスタに接続される磁束応答型磁気検知素子を形成する工程とを備える、液晶表示可能な磁束検知デジタイザの製造方法である。

【0011】この発明のうち諸求項7にかかるものは、諸求項6記載の液晶表示可能な磁束検知デジタイザの製造方法であって、前記工程(e)は前記工程(c)に先行し、前記第1の保護膜は前記磁束応答型磁気検知素子をも覆う。

【0012】この発明のうち諸求項8にかかるものは、諸求項6記載の液晶表示可能な磁束検知デジタイザの製造方法であって、前記工程(e)は前記工程(c)に後行し、前記磁束応答型磁気検知素子は前記第1の保護膜よりも上方に形成され、前記工程(c)は(c-1)前記第1の保護膜をアニールする工程を有する。

【0013】この発明のうち諸求項9にかかるものは、諸求項8記載の液晶表示可能な磁束検知デジタイザの製

造方法であって、(f)前記工程(d)と前記工程(e)の間に実行され、前記第1の保護膜及び前記電極を覆う第2の保護膜を形成する工程を更に備える。そして、前記工程(d)は(d-2)前記第1の保護膜の表面を粗面化する工程を更に有し、前記磁束応答型磁気検知素子は前記第2の保護膜上に形成される。

【0014】この発明のうち諸求項10にかかるものは、(a)一对の配線と、前記一对の配線の間に接続された検知用トランジスタ及び磁束応答型磁気検知素子とを、基板上に形成する工程と、(b)前記検知用トランジスタ及び前記磁束応答型磁気検知素子を覆い、前記一对の配線を露呈させる液晶表示用のカラーフィルターを形成する工程とを備える、液晶表示可能な磁束検知デジタイザの製造方法。

【0015】

【発明の実施の形態】本発明が適用される液晶パネルの説明、図25は、本発明が適用される液晶パネルを構成する液晶表示セルの構造を示し、従来から採用されている構造である。ここでは反射型と呼ばれる、液晶表示面から入射する光で表示を視認する型を例示している。しかし、透過型と呼ばれる、液晶表示面と反対側の面から入射する光で表示を視認する型について本発明を適用することも可能である。同図(e)は平面図であり、(b)は切断線B0-B0における断面図を示す。但し、同図(e)における各構成要素の紙面垂直方向の位置関係、即ちデジタイザの厚さ方向の位置関係は、同図(b)において紙面上下方向の位置関係として把握できるので、同図(e)においては図面の繁雑を避けるために略れ線を用いて示している。

【0016】一般に液晶表示パネルでは複数のゲート線と複数のソース線の交点に対応して液晶表示セルがマトリックス状に設けられる。図25においてはゲート線Gjとソース線Siとの交点に対応して設けられた液晶表示セルについての構造が示されている。但し、液晶が設けられる部分は周知の構造であり、図面の繁雑を避けるために略れ線を用いて示している。同図(b)に示された断面構造の上部に液晶が配置され、更にその液晶の上部には、同図(b)に示された断面構造と共に液晶を挟む透明電極が設けられた基板が配置される。

【0017】液晶表示パネルは例えばガラスが採用される基板101と、その上に積層された絶縁層102とを備えている。そして絶縁層102の上には各液晶表示セルに対応して半導体層Hijが設けられている。この半導体層Hijはその両端における不純物濃度が、中央付近よりも高められており、それぞれソース線Siの一部とドレイン線Dijとが接続されている。半導体層Hij及び絶縁層102上にはゲート絶縁膜103が設けられ、ゲート絶縁膜103を介してゲート線Gjの一部がゲート電極として半導体層Hijと対向している。以下、半導体層Hijと対向するゲート線Gjの一部をゲート電極Gjと称

する。これらソース線S1とドレイン線D1Jとゲート電極G」と半導体層H1JとがトランジスタT1Jを構成している。

【0018】ゲート電極G1J及びゲート絶縁膜103の上には層間絶縁膜104が設けられ、更にその上には保護膜105が設けられている。但し、ソース線S1Jとドレイン線D1Jとは層間絶縁膜104と保護膜105との間に設けられている。そしてソース線S1Jとドレイン線D1JとはそれぞれコンタクトC1, C2を介して絶縁層102ゲート絶縁膜103を貫通し、半導体層H1Jに接続されている。保護膜105の上には反射電極F1Jが設けられ、保護膜105を貫通するコンタクトC3を介してドレイン線D1Jと接続されている。

【0019】そしてゲート線G1Jに印加される電圧によりトランジスタT1Jの導通が制御され、ソース線S1Jに印加される信号が反射電極F1Jに伝達され、図示されない液晶が駆動される。

【0020】実施の形態1. 図1は本発明の実施の形態1にかかる液晶表示可能な磁束検知デジタイザの構造を示す。同図(a)は平面図であり、(b)は切断線B1-B1における断面図を示す。但し、図面の記載を簡略化するやり方にについては図25と同様である。

【0021】本発明にかかるデジタイザは、図25に示された液晶表示セルについて組み込まれている。トランジスタT1Jと厚さ方向の位置関係が同一のトランジスタQ1Jが設けられており、反射電極F1Jの一部が切り欠かれ、磁束応答型磁気検知素子としての磁気抵抗素子MR1Jが設けられている。

【0022】詳細には、ソース線S1Jと平行な入力線P1及び出力線J1Jと、ドレイン線E1Jとが、層間絶縁膜104と保護膜105との間に設けられている。またゲート線G1Jと平行な検知用ゲート線K1Jがゲート絶縁膜103と層間絶縁膜104の間に設けられている。絶縁層102とゲート絶縁膜103との間に半導体層L1Jが設けられ、検知用ゲート線K1Jの一部はゲート絶縁膜103を介して半導体層L1Jと対向している。

【0023】半導体層L1Jも半導体層H1Jと同様、その両端における不純物濃度が中央付近よりも高められており、それぞれ入力線P1の一部とドレイン線E1Jとが接続されている。入力線P1の一部とドレイン線E1Jとは、それぞれコンタクトC4, C5を介して絶縁層102ゲート絶縁膜103を貫通し、半導体層L1Jに接続されている。保護膜105の上には磁気抵抗素子MR1Jが設けられ、保護膜105を貫通するコンタクトC6, C7を介してそれぞれドレイン線E1J及び出力線J1Jに接続されている。

【0024】図2は、図1に示された構造の電気的な等価回路を示す回路図である。図2では図1に図示されない液晶素子S1Jも示されている。

【0025】本発明によれば、液晶表示部分、即ちソ

ス線S1J、ゲート線G1J、トランジスタT1J、液晶素子S1Jとは独立して、磁束検知部分、即ち入力線P1、出力線J1J、検知用ゲート線K1J、トランジスタQ1J、磁気抵抗素子MR1Jが設けられる。よって液晶表示セルの動作とは独立して、検知用ゲート線K1Jに電圧を印加してトランジスタQ1Jの導通を制御し、入力線P1と出力線J1Jとの間の抵抗の変化を検知して、例えば永久磁石や電磁石を用いて磁束を発生させる入力ベンの位置を検知することができる。

【0026】図3乃至図11は図1に示された構造を形成する工程を工程順に示す断面図であり、図1(b)と対応する断面を示している。

【0027】まずガラスからなる基板101の上に、S102をプラズマCVD法により堆積させて絶縁層102を形成する(図3)。次にプラズマCVD法によりアモルファスS1を絶縁層102上に堆積させ、エキシマレーザーで多結晶化する。そしてフォトリソグラフィー技術及びエッチングによりバーニングし、半導体層H1J, L1Jを一齊に形成する(図4)。

【0028】このようにして低温多結晶S1を半導体層として採用するトランジスタは、その動作時の抵抗値が10kΩであり、磁気抵抗素子MR1Jの抵抗値とほぼ同じオーダーとなる。よって動作時の抵抗値が数MΩにも達するアモルファスS1を半導体層として採用したトランジスタと比較して、磁気抵抗素子MR1Jの抵抗を検知するには、低温多結晶S1を半導体層として採用するトランジスタの方が適している。

【0029】その後、全面にS102からなるゲート絶縁膜103を形成し(図5)、更にスパッタリングにてCrを堆積させた後、これをフォトリソグラフィー技術及びエッチングによりバーニングし、ゲート線G1J及び検知用ゲート線K1Jを一齊に形成する。そしてゲート線G1J及び検知用ゲート線K1Jをマスクとし、半導体層H1J, L1Jのそれぞれの両端にイオン注入によって焼イオンを注入して導電性を高める(図6)。

【0030】更に全面にS102をプラズマCVD法により堆積させて層間絶縁膜104を形成し、これをフォトリソグラフィー技術及びエッチングによりバーニングし、ソース線S1J、ドレイン線D1J、入力線P1、出力線J1J、ドレイン線E1Jを一齊に形成する。この際、図7に示された工程で得られた貫通孔においてコンタクトC1, C2, C4, C5も形成される(図8)。

【0031】図8で示された構造に対し、感光性のアクリル樹脂を塗布機にて塗布し、保護膜105を形成する。その後、フォトリソグラフィー技術により、ドレイン線D1Jの上方に貫通孔を穿孔する(図9)。更に保護

膜 105 の上にスパッタリングにて A1 を堆積させた後、これをフォトリソグラフィー技術及びエッチングによりバーニングし、反射電極 F1j を得る。この際、図 9 に示された工程で得られた貫通孔においてコンタクト C6 が形成される（図 10）。この後、再び保護膜 105 を出力線 J1、ドライイン線 E1j において穿孔して貫通孔を得る（図 11）。

【0032】そして Ni-20wt%Fe 合金をスパッタリングにて堆積させた後、これをフォトリソグラフィー技術及びエッチングによりバーニングし、磁気抵抗素子 MR1j を形成する。この際、図 11 に示された工程で得られた貫通孔においてコンタクト C6、C7 が形成される（図 1 (b)）。

【0033】以上のように、本発明によれば液晶表示部分の半導体層 H1j と磁束検知部分の半導体層 L1j とが、液晶表示部分のゲート線 G1j と磁束検知部分の検知用ゲート線 K1j とが、液晶表示部分のソース線 S1、ドライイン線 D1j と磁束検知部分の入力線 P1、出力線 J1、ドライイン線 E1j とが、それぞれ同じ工程で形成されるので、従来の液晶セルを作成する工程に対し、磁気抵抗素子 MR1j を形成する工程と、磁気抵抗素子 MR1j と出力線 J1、ドライイン線 E1j とを接続するための貫通孔を保護膜 105 に穿孔する工程とを追加するだけで、一型体のタブレットを容易に実現することができる。

【0034】実施の形態 2、図 12 は本発明の実施の形態 2 にかかる液晶表示可能な磁束検知デジタイザの構造を示す。同図 (a) は平面図であり、(b) は切断線 B2-B2 における断面図を示す。但し、図面の記載を簡略化するやり方については図 2 と同様である。

【0035】本実施の形態にかかるデジタイザは、図 1 に示されたデジタイザと比較すると、磁気抵抗素子 MR1j を保護膜 105 と層間絶縁膜 104 との間に設け、磁気抵抗素子 MR1j の上方においても反射電極 F1j を延設した点でのみ異なっている。かかる構造においてもその等価回路は図 2 に示されたものと同一であるが、反射電極 F1j を大きくして液晶表示面積を増大できるという効果がある。

【0036】図 13 及び図 14 は本実施の形態にかかるデジタイザを得るための製造工程を工程順に示す断面図であり、図 1 (b) と対応する断面を示している。

【0037】先ず図 8 に示された構造を得た後、図 11 に示された構成から図 1 (b) に示された構成へと移行する際に行われる Ni-20wt%Fe 合金の成膜工程を行う（図 13）。そして図 9 において示された工程と同様に、感光性のアクリル樹脂を塗布液にて塗布し、フォトリソグラフィー技術により、ドライイン線 D1j の上方に貫通孔を穿孔して保護膜 105 を形成する（図 1-4）。よってコンタクト C6、C7 を設ける必要がなく図 1-1 に示された工程は必要ではない。

【0038】従って、本実施の形態では実施の形態 1 と

比較して製造工程が簡略化されるという点、及び液晶表示面積を増大できる点で有利な効果が得られる。

【0039】なお、逆に実施の形態 1 の構造の方が本実施の形態よりも有利な点もある。保護膜 105 は塗布後にアニールを行う必要があり、その温度は一般に 200℃ 以上となる。本実施の形態では保護膜 105 の形成前に磁気抵抗素子 MR1j を形成するが、実施の形態 1 では保護膜 105 の形成後に磁気抵抗素子 MR1j を形成するので、磁気抵抗素子 MR1j の性能を劣化させずに保護膜 105 の材料としてアニールが必要なものをも採用できるという観点では、実施の形態 1 の方が望ましい。

【0040】実施の形態 3、図 15 は本発明の実施の形態 3 にかかる液晶表示可能な磁束検知デジタイザの構造を示す。同図 (a) は平面図であり、(b) は切断線 B3-B3 における断面図を示す。但し、図面の記載を簡略化するやり方については図 2 と同様である。

【0041】本実施の形態にかかるデジタイザは、図 1 に示されたデジタイザと比較すると、検知用ゲート線 K1j は半導体層 L1j に近接してゲート絶縁膜 103 と層間絶縁膜 104 との間に存在する突出部を有し、ソース線 S1 と平行に設けられた入力線 P1 が検知用ゲート線 K1j と半導体層 L1j を接続する接続線 P1j に直換され、検知用ゲート線 K1j の突出部と接続線 P1j とを接続するコンタクト C8 が追加された点で異なっている。つまり、検知用ゲート線 K1j はコンタクト C4、C8 を介してトランジスタ Q1j のソースにも接続されている。

【0042】本実施の形態における検知用ゲート線 K1j は、図 6 に示された工程において形成することができ、コンタクト C8 を得るための貫通孔を検知用ゲート線 K1j の突出部の上方において層間絶縁膜 104 に穿孔することは、図 7 に示された工程において実行可能である。上述のように、例えば層間絶縁膜 104 と検知用ゲート線 K1j の材料はそれぞれ S1O2 と Cr が採用されるので、後者をストップとして前者をエッチングすることができるからである。そして入力線 P1 という長い寸法の配線を設ける必要はない。

【0043】図 16 は本実施の形態にかかるデジタイザの電気的な等価回路を示す回路図である。実施の形態 1 と同様に、本実施の形態においても液晶表示セルの動作とは独立して、検知用ゲート線 K1j に電圧を印加してトランジスタ Q1j の導通を制御することができる。そして例えばトランジスタ Q1j が NMOS トランジスタであれば、出力線 J1 を接地し、検知用ゲート線 K1j に正電位を印加することでトランジスタ Q1j の導通させることができる。そしてそのトランジスタ Q1j のソースにもし正電位が与えられるので、入力線 P1 と出力線 J1 との間に流れる電流を検知することにより、磁気抵抗素子 MR1j の抵抗の変化を検知することができる。

【0044】実施の形態 4、図 17 は本発明の実施の形態 4 にかかる液晶表示可能な磁束検知デジタイザの構造

を示す。同図(a)は平面図であり、(b)は切断線B-4-B4における断面図を示す。但し、図面の記載を簡略化するやり方については図25と同様である。

【0045】本実施の形態にかかるデジタイザは、図15に示されたデジタイザと比較すると、磁気抵抗素子MRijを保護膜105と層間絶縁膜104との間に設け、磁気抵抗素子MRijの上方においても反射電極Fijを延設した点でのみ異なっている。かかる構造においてもその等価回路は図16に示されたものと同一であるが、反射電極Fijを大きくして液晶表示面積を増大できるという効果がある。更に実施の形態3と比較して製造工程が簡略化され、液晶表示面積を増大できるという点で有利である。また磁気抵抗素子MRijの性能を劣化させないという観点では、実施の形態1が実施の形態2よりも望ましいとの同様に、実施の形態3が実施の形態4よりも望ましい。

【0046】実施の形態5、図18乃至図20は本実施の形態にかかるデジタイザを形成するための工程を工程順に示す断面図であり、図1(b)と対応する断面を示している。

【0047】先ず図9に示される構造に対し、保護膜105の表面に例えばフォトリソグラフィー技術により凹凸を形成する(図18)。その後図10で示される工程と同様にして反射電極Fijを形成する。反射電極Fijの表面は保護膜105の表面の凹凸を反映して凹凸が発生する(図19)。このように反射電極Fijの表面を粗面化することにより、入射光を乱反射させ、反射型の液晶表示セルでの液晶表示の視認性が改善できる。

【0048】しかし、このまま保護膜105の表面にスパッタリングにてNi-20wt%Fe合金を堆積すると、保護膜105の凹凸に起因して磁気抵抗素子MRijとしての性能は悪い。

【0049】よって保護膜105と同様にして保護膜106を、例えば塗布によって保護膜105の上に形成する。保護膜106は保護膜105の表面の凹凸を平坦にすることができる。そして図11に示された工程と同様にして、保護膜105、106に対してコンタクトC6、C7の為の貫通孔を穿孔する(図20)。

【0050】このようにして得られた構造の最表面は平坦な保護膜106であるので、スパッタリングにてNi-20wt%Fe合金を堆積して磁気抵抗素子MRijを形成して得られる構造(図21)においては、磁気抵抗素子MRijの特性が劣化することはない。

【0051】以上のように、本実施の形態によれば、磁気抵抗素子MRijの特性を劣化させることなく、反射電極Fijの表面を粗面化し、以て液晶表示の視認性を向上することができる。

【0052】実施の形態6、実施の形態1~5においては、液晶表示セルのうち、液晶表示部分と磁気検知部分とが、同一の基板101において設けられていた様様が

説明された。しかし、液晶表示部分の反射電極Fijと共に液晶を挟む対向電極が備えられた基板において磁気検知部分を組み込むこともできる。

【0053】図22は本発明の実施の形態6にかかる液晶表示可能な磁束検知デジタイザの構造を示す。同図(a)は平面図であり、(b)は切断線B5-B5における断面図を示す。但し、図面の記載を簡略化するやり方については図25と同様である。

【0054】本発明にかかるデジタイザは、図示されない液晶を挟んで図25に示された液晶表示セルと対向する基板201において設けられる。半導体層Sij、トランジスタQij、入力線Pi、検知用ゲート線Kj、出力線Ji、磁気抵抗素子MRij、コンタクトC4、C5の位置関係は実施の形態2と同様である。但し、基板101、絶縁層102、ゲート絶縁膜103、層間絶縁膜104の代わりに、それぞれ対応する基板201、絶縁層202、ゲート絶縁膜203、層間絶縁膜204が、それぞれ同質の材料で形成されている。

【0055】実施の形態1とは異なり、保護膜105の代わりにカラーフィルター205b、205rが半導体層Sij、トランジスタQij、入力線Pi、検知用ゲート線Kj、出力線Ji、磁気抵抗素子MRijの上方に設けられる。例えばカラーフィルター205b、205rは青、赤のフィルターである。図示されないが、カラーフィルターとしては他に緑のフィルタも設けられる。

【0056】カラーフィルターはそれぞれの色毎に、塗布、現像、ポストベークの工程を得て形成される。但し、入力線Pi、検知用ゲート線Kjの上方ではカラーフィルターを形成せず、入力線Pi、検知用ゲート線Kjを露出させる。入力線Pi、検知用ゲート線Kjにカラーフィルターに対するブラックマトリックスを兼用させるため、カラーフィルターの相互間の境界は、入力線Pi、検知用ゲート線Kjの上方に存在する。

【0057】その後、全面に透明樹脂からなるオーバーコート層206を形成し、反射電極Fijと共に液晶に電圧を印加するための透明電極207を例えばITOにて形成する。

【0058】このようにして得られた構成も、液晶表示部分と独立して磁束検知を行うことができるので、実施の形態1と同様の効果が得られる。また入力線Pi、検知用ゲート線Kjの存在により、別途ブラックマトリックスを形成する必要もない。

【0059】その他の変形、図23及び図24は、いずれも液晶表示部分のセル毎の集合を示すメッシュLCと、磁束検知部分のセル毎の集合を示すメッシュMDとの対応を示す概念図である。

【0060】実施の形態1乃至実施の形態5に示された磁束検知部分は、図23に示されるように液晶表示部分のセルと1対1に設けることができるし、図24に示されるように液晶表示部分のセルに対して間引いて設ける

こともできる。

【0061】

【発明の効果】この発明のうち請求項1にかかる液晶表示可能な磁束検知デジタイザによれば、液晶表示用トランジスタに対応して配置された磁束応答型磁気検知素子の抵抗を測定することによって、永久磁石等の入力ベンの位置が検知できるので、一体型のタブレットを実現することができる。

【0062】この発明のうち請求項2にかかる液晶表示可能な磁束検知デジタイザによれば、検知用トランジスタと前記液晶表示用トランジスタとは、同一基板において同一工程にて形成することができるので、容易に請求項1の液晶表示可能な磁束検知デジタイザを実現することができる。

【0063】この発明のうち請求項3にかかる液晶表示可能な磁束検知デジタイザによれば、前記基板に設置されるべき配線を一つ少なくしつつも請求項2の液晶表示可能な磁束検知デジタイザの効果を得ることができる。

【0064】この発明のうち請求項4にかかる液晶表示可能な磁束検知デジタイザによれば、液晶表示用電極を大きくし、液晶表示可能面積を大きくすることができる。

【0065】この発明のうち請求項5にかかる液晶表示可能な磁束検知デジタイザによれば、請求項1記載の液晶表示可能な磁束検知デジタイザの効果を得つつ、第1及び第2の配線がブラックマトリックスを兼用する。

【0066】この発明のうち請求項6にかかる液晶表示可能な磁束検知デジタイザの製造方法によれば、液晶表示用トランジスタと検知用トランジスタとを、またこれらに接続される配線を、それぞれ一音に形成するので、一体型のタブレットを少ない工程で実現することができる。

【0067】この発明のうち請求項7にかかる液晶表示可能な磁束検知デジタイザの製造方法によれば、請求項4記載の液晶表示可能な磁束検知デジタイザを製造することができる。

【0068】この発明のうち請求項8にかかる液晶表示可能な磁束検知デジタイザの製造方法によれば、磁束応答型磁気検知素子に対するアニールを回避しつつ第1の保護膜をアニールするので、磁束応答型磁気検知素子の特性を劣化させず、第1の保護膜の材料としてアニールが必要なものを採用することができる。

【0069】この発明のうち請求項9にかかる液晶表示可能な磁束検知デジタイザの製造方法によれば、第1の保護膜の表面が粗面化されるので、その上に形成される電極も粗面化される。この電極は入射光を乱反射するので、液晶表示の視認性を高める。その一方、第2の保護膜を第1の保護膜との間に介在させて磁束応答型磁気検知素子が形成されるので、第1の保護膜の表面が粗面化されても、磁束応答型磁気検知素子の特性を劣化さ

せることはない。

【0070】この発明のうち請求項10にかかる液晶表示可能な磁束検知デジタイザの製造方法によれば、検知用トランジスタに接続される一対の配線をカラーフィルタに対するブラックマトリックスとしても機能させることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1の構造を示す平面図及び断面図である。

【図2】図1に示された構造の電気的な等価回路を示す回路図である。

【図3】図1に示された構造の製造工程を工程順に示す断面図である。

【図4】図1に示された構造の製造工程を工程順に示す断面図である。

【図5】図1に示された構造の製造工程を工程順に示す断面図である。

【図6】図1に示された構造の製造工程を工程順に示す断面図である。

【図7】図1に示された構造の製造工程を工程順に示す断面図である。

【図8】図1に示された構造の製造工程を工程順に示す断面図である。

【図9】図1に示された構造の製造工程を工程順に示す断面図である。

【図10】図1に示された構造の製造工程を工程順に示す断面図である。

【図11】図1に示された構造の製造工程を工程順に示す断面図である。

【図12】本発明の実施の形態2の構造を示す平面図及び断面図である。

【図13】図12に示された構造の製造工程を工程順に示す断面図である。

【図14】図12に示された構造の製造工程を工程順に示す断面図である。

【図15】本発明の実施の形態3の構造を示す平面図及び断面図である。

【図16】図15に示された構造の電気的な等価回路を示す回路図である。

【図17】本発明の実施の形態4の構造を示す平面図及び断面図である。

【図18】図21に示された構造の製造工程を工程順に示す断面図である。

【図19】図21に示された構造の製造工程を工程順に示す断面図である。

【図20】図21に示された構造の製造工程を工程順に示す断面図である。

【図21】本発明の実施の形態5の構造を示す平面図及び断面図である。

【図22】本発明の実施の形態6の構造を示す平面図

及び断面図である。

【図23】 本発明の実施の形態1～6の変形を示す概念図である。


【図24】 本発明の実施の形態1～6の変形を示す概念図である。

【図25】 本発明が適用される液晶表示セルの構造を示す平面図及び断面図である。


【符号の説明】

101, 201 基板、105, 106 保護膜、205b, 205r カラーフィルター、MR<sub>ij</sub> 磁気抵抗素子、Q<sub>ij</sub>, T<sub>ij</sub> トランジスタ、F<sub>ij</sub> 反射電極、S<sub>i</sub> ソース線、G<sub>j</sub> ゲート線、K<sub>j</sub> 検知用ゲート線、P<sub>i</sub> 入力線、J<sub>j</sub> 出力線。


【図1】




【図2】



【図5】




【図3】




【図4】











【図6】




【図7】







[図 15]




[図 17]




[図 18]




[図 19]




[図 20]




[図 21]




【図22】  
(a)




(b)




【図24】




【図23】



【図25】  
(a)



(b)



フロントページの続き

(72)発明者 大島 淳介  
東京都千代田区丸の内二丁目2番3号 三  
菱電機株式会社内  
(72)発明者 山本 卓  
東京都千代田区丸の内二丁目2番3号 三  
菱電機株式会社内

Fターム(参考) 2H092 GA07 GA17 JA02 JA07 JA12  
JA22 JA29 JB43 JB52 KA04  
KA06 MA05 MA07 MA13 MA30  
RA10  
2H093 NA16 NA23 NA47 ND50 ND60  
NE10 NG18  
5B068 AA05 AA22 AA33 BB16 BC03  
BC08 BC13 BD02 BD07 BD17  
5B087 AB04 AB05 CC02 CC13 CC14  
CC15 CC16 CC32

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
  - REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: \_\_\_\_\_**

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**